Журнал Радио 4 номер 2003 год. 
СПРАВОЧНЫЙ ЛИСТОК
МИКРОСХЕМЫ СЕРИИ LM7001 ДЛЯ СИНТЕЗАТОРА ЧАСТОТ
Микросхемы LM7001J и LM7001JM предназначены для построения частотных синтезаторов с системой ФАПЧ, применяемых в бытовых радиоприемных устройствах. Обе микросхемы идентичны по схеме и параметрам и отличаются лишь конструкцией корпуса—у LM7001J корпус DIP16 для обычного монтажа, у LM7001JM — MFP20 для поверхностного (оба пластмассовые). Чертежи корпусов показаны на рис. 1 а и б.
Цоколевка микросхем представлена в табл. 1. Выводы Xout и Xin — выход и вход усилителя сигнала образцовой частоты; к этим выводам подключают кварцевь й резонатор. СЕ вход сигнала разрешения записывания CL — вход тактовых импульсов записывания. Data — информационный вход SC — Syncro Control — выход сигнала контрольной частоты 400 кГц. BSout1 — BSout3 — band-swtching — выходы управления внешними устройствами (выход BSout1, кроме этого, — выход сигнала частоть 8 Гц); с помощью этих сиганлов выполняется коммутация диапазонов. AMin и FMin — входы прогаммируемого делителя частоты, иначе говоря, входы сигналов AM и ЧМ. Pd1 и Pd2 — выходы частотно-фазового детектора в режимах FM и AM соответственно. Функциональная схема прибора изображена на рис,2 Управляющая последовательность битов поступающая на приемный сдвиговый регистр, определяет значение шага частотной сетки синтезатора, коэффициент деления программируемого делителя частоты, режим его работы и состояние выходов ВSout1 — ВSoul3.
Выходной сигнал генератора, управляемого напряжением (ГУН), поступает на один из входов — АМin или FMin. Неиспользуемый вход блокируется во избежание паразитных наводок. Делители частоты уменьшают частоту сигналов образцового генератора и входного сигнала в необходимое число раз — до значения частотного шага сетки. Фазовый детектор сравнивает оба сигнала и формирует сигнал ошибки, уровень которого пропорционален разности фаз между ними. Сигнал ошибки снимают с выходов Pd1 и Pd2, в зависимости от выбранного режима работы микросхемы.
| Номинальное напряжение питания, В | 4,5...6,5 |
| Входное напряжение высокого уровня, В, по входам СЕ, CL, Data | 2,2...6,5 |
| Входное напряжение низкого уровня, В, по входам СЕ, CL, Data | 0...0.7 |
| Максимально допустимое напряжение, подводимое к выходу SC, В | 6,5 |
| Максимально допустимое напряжение, подводимое к входам BSout1 — BSout3, В | 13 |
| Максимально допустимый выходной ток выхода SC. мА | 3 |
| Максимально допустимый входной ток входов BSout1 — BSout3, мА | 3 |
| Частотный интервал входа АМin. МГц | 0.5...10 |
| Частотный интервал входа FMin, МГц, при шаге частотной сетки | |
25, 50, 100 кГц | 45.. 13С |
1, 5. 9, 10 кГц | 5...30 |
| Чувствительность по входам AMin и FMin, В(эфф.) | 0.1. ..1,5 |
| Типовое значение входного сопротивления по входам АМin и FMin, кОм | 500 |
| Общий потребляемый ток, мА | 40 |
Микросхема может работать с семью стандартными значениями шага частотной сетки — 1, 5, 9, 10, 25, 50 или 100 кГц (при частоте образцового генератора 7200 кГц). Управляющая последовательность битов и основные временные параметры представлены на рис. 3. Введение информации происходит последовательно, начиная с младшего бита коэффициента деления частоты программируемого делителя, который может работать в двух режимах — AM и FM.
В режиме FM для программируемого делителя частоты используют биты DO—D13. Максимальное значение коэффициента деления равно 3FFF (hex) или 16383 в десятичном исчислении.
В режиме AM используют биты D4— D13. Максимальное значение коэффициента деления равно 3FF или 1023.
Биты Т0 и Т1 — тестовые, они должны быть всегда установлены в низкий уровень. Биты В0—В2 и ТВ управляют состоянием выходов BSout1 — BSout3; соответствие между состояниями битов и выходов указано в табл. 2.
Биты R0—R2 содержат информацию о шаге частотной сетки синтезатора, а также (если обнулены управляющие биты В0 — В2) о состоянии выходов BS0Ut1 — BS0Ut3. Распределение уровней сведено в табл. 3. Бит S определяет режим работы программируемого делителя частоты: 1 FM, 0 — AM.
Рассмотрим примеры составления управляющей последовательности. Предположим, что синтезатор применен в УКВ радиоприемнике с промежуточной частотой 10,7 МГц, который принимает сигнал с несущей частотой 100 МГц. Шаг частотной сетки — 50 кГц.
Найдем необходимый коэффициент деления частоты. Если гетеродин работает на частоте ниже принимаемой, его частота равна 100 - 10,7 - 89,3 МГц. Коэффициент деления
Для перевода десятичных чисел в шестнадцатиричные двоичные и обратно удобно пользоваться программным калькулятором, входящим в комплект стандартных программ операционной системы Windows.
Если управление внешними устройствами не используется, последовательность битов для микросхемы примет вид, показанный в табл. 4
При использовании синтезатора в радиоприемнике СВ диапазона на частоте 1000 кГц (промежуточная частота 465 кГц) шаг сетки равен 5 кГц. Если гетеродин работает на частоте, большей частоты сигнала - 1000 + 465 = 1465 кГц. то
Управляющая последовательность для этого случая будет соответствовать табл.5
Один из вариантов типовой схемы включения микросхемы изображен на рис. 4. Между плюсовыми выводами питания и минусовым необходимо включать блокировочный конденсатор (С6) для уменьшения наводок по цепям питания. Припаивать этот конденсатор необходимо как можно ближе к микросхеме. Переходные конденсаторы СЗ и С7 между выходами ГУНов и микросхемой следует также монтировать вблизи ее корпуса.
Между каждым из выходов частотнофазового детектора и входом управления ГУНов, как правило, включают активный инвертирующий ФНЧ (на схеме обведены штрихпунктирной линией). Номиналь элементов фильтров выбирают в зависимости от требуемой частоты среза и крутизны перестройки ГУНов. Фильтры необходимо тщательно экранировать.
Номиналы элементов на схеме указаны ориентировочно. Их значение требуется оптимизировать исходя из конкретного шага сетки, необходимого коэффициента передачи ФНЧ, крутизны перестройки ГУНа и пр.
А. ТЕМЕРЕВ
г. Светловодск Кировоградской обл.,
Украина
Вернуться к содержанию журнала "Радио" 4 номер 2003 год
| Ваш комментарий к статье | ||||
