К. Петросянц, А. Суворов, И. Харитонов

    В 1999 году корпорация LATTICE, известная в мире как производитель устройств программируемой логики, приобрела компанию VANTIS, входившую до этого в состав корпорации АМD. Это слияние позволило увеличить номенклатуру изделий и предложить на рынок самые современные достижения технологии. LATTICE специализируется на разработке и производстве устройств программируемой логики со структурой CPLD (Complex Programmable Logic Devices) и SPLD (Simple Programmable Logic Devices). Спектр этих изделий очень широк, начиная с классических компонентов КМОП (PALCE, GAL), имеющих от 8 до 26 макроячеек, до новой серии ispLSI 8000, имеющей до 1024 макроячеек (примерно 41000 эквивалентных вентилей). При этом каждое отдельное семейство имеет собственный оптимальный диапазон применений, что позволяет разработчику найти "лучшее" изделие для своих условий.

    В настоящее время все изделия базируются на КМОП-технологии производства приборов с плавающим затвором компании АМD с минимальными топологическими нормами от 0,5 мкм и ниже. Плавающий затвор не имеет контакта ни с одним из электродов транзистора. Заряд на такой затвор заносится с помощью механизма туннелирования, что требует высоких электрических полей. Таким образом, логическая ячейка состоит из двух частей - программирующая часть, в которой используются длинноканальные транзисторы (длина канала 0,5 мкм), способные выдерживать высокие поля, и рабочая часть, где используются короткоканальные транзисторы (0,25▄0,35 мкм), позволяющие многократно увеличить скорость работы схемы. В настоящее время достигнута частота работы приборов 285 МГц.

    Выходные буферы большинства приборов созданы таким образом, чтобы быть совместимыми с ТТЛ-схемами, а поэтому имеют n-канальные нагрузочные транзисторы.

    Продукция компании представлена семействами MACH 4, MACH 5, ispLSI 2000, ispLSI 5000, ispLSI 8000, ispGDX и ispPAC.

Семейство MACH

    Семейство MACH появилось из все еще очень популярных компонентов КМОП-ПЛМ (PALCE, GAL), которые по сравнению со стандартной логикой и матрицами на логических вентилях обладают многими преимуществами:

• очень малым временем задержки;
• простотой разработки;
• низкой стоимостью;
• быстротой запуска прототипов в производство.

    Здесь следует упомянуть, что 3,5-нс ПЛМ с их двухступенчатой структурой iрИ-ИЛИlе уже сегодня превосходят по быстродействию любое другое имеющееся на рынке семейство логических устройств. Кроме того, они выпускаются в версиях Zero-Power и с питанием 3,3 В.

    В архитектуре MACH несколько блоков PAL с программируемым массивом iоИlр и непрограммируемым массивом "ИЛИ", включенными последовательно. PAL-блоки связаны между собой через центральную матрицу переключения.

    Поскольку все входы/выходы подключены напрямую к центральной матрице переключения, то не имеет значения маршрут распространения сигнала. Задержка будет одинакова при коммутации любого входа/выхода на любой вход/выход. Результатом этого является неоценимое для пользователя преимущество полной предсказуемости временного поведения.

    Таким образом, весь маршрут прохождения сигнала описывается следующими задержками:

• t_pd - задержка распространения для комбинаторных применений;
• t_su - время установки триггера;
• t_co - время от момента подачи импульса на триггер до появления сигнала на выходе.

    На основе этой архитектуры возникли семейства MACH1 (рис. 1) и MACH2. Они состоят из компонентов, имеющих от 32 до 128 макроячеек и выпускаются в корпусах, с числом выводов от 44 до 100. В зависимости от числа имеющихся PAL-блоков, получаются различные устройства, которые, однако, состоят из одинаковых элементов.

Рис. 1. Блок-схема ПЛИС семейства MACH121

    Центральная матрица переключения собирает все имеющиеся сигналы (входы, обратные связи с выходов макроячеек и контактов) и распределяет их по соответствующим логическим матрицам. При этом она гарантирует фиксированное время прохождения сигнала, независимо от числа конъюктивных термов (термов произведения) и маршрутизации сигнала. Каждый PAL-блок состоит обычно из 16 одинаковых макроячеек. Сигнал проходит через программируемый "И"-массив, непрограммируемый "ИЛИ"-массив и попадает на логическую макроячейку, в состав которой входит триггер. Далее сигнал может быть направлен как на входы/выходы через логический распределенитель, так и обратно, на центральную матрицу переключения.

    Логический распределитель в состоянии при необходимости передавать имеющиеся в избытке конъюктивные термы любой ячейке. За счет этого достигается то, что, возможно, не используемая в данный момент логика одной ячекйки может использоваться в другом месте. Дополнительная обратная связь от макроячейки прямо на коммутацилнную матрицу при этом гарантирует возможность использования логического блока и в тех случаях, когда вход/выход работает в режиме входа. Данная возможность в компонентах программируемой логики обычно отсутствовала, что часто вело к неудовлетворительным коэффициентам использования. Таким образом, за время прохождения сигнала МАСН1 может максимально использовать до 12, а МАСН2 - до 16 термов произведения на каждую макроячейку.

    Сама она содержит элемент памяти, который может быть выполнен как Д-регистр или как Т-триггер. В МАСН2 возможна также "прозрачная" схема-защелка. Кажлдый регистр может осуществлять выбор из 2-4 синхронных тактовых входов и подключен в блоке ПМЛ к центральному конъюктивному терму для асинхронного "Сброса" (Reset) или "Предустановки" (Preset). МАСН2 кроме этого имеет одну добавочную макроячейку, которая работает только в скрытом режиме (не имеет выхода во внешний мир), однако по выбору может также использоваться как входной регистр. Таким образом, можно решать задачи, особо интенсивно использующие логику, но не требующие подачи каждого сигнала на выходы. При этом само собой разумеется, что компоненты МАСН1 по своим контактам полностью совместимы со своими эквивалентами МАСН2 (рис. 2).

Рис. 2. Блок-схема программируемого логического устройства МАСН2

    Наконец, ячейка входа/выхода соединяет макроячейку с физическими контактами. Здесь имеется буфер с тремя состояниями, который может управляться двумя конъюктивными термами. Таким образом могут быть определены входы, выходы, а также бидирекционные сигналы. В любом случае, необходимо также упомянуть модернизированные компоненты МАСНхх1. Само собой разумеется, что они полностью совместимы с исходной моделью МАСНхх0, однако обладают улучшенными характеристиками. Каждая макроячейка теперь может быт переключена в режим работы с низким энергопотреблением. За счет этого значительно снижается потребляемая мощность. В соответствующих прораммных пакетах описания контактов для соответствующих выходов снабжаются атрибутом low-power.

    Реальное время прохождения сигнала в МАСНхх1 - 5 нс гарантируется во всем диапазоне напряжений питания и температур, независимо от маршрутизации сигнала.

    Все входы и выходы снабжены так называемой "дружественной для шины" (Bus Friendly) структурой. За этим названием скрывается схема, заменяющая типичное нагрузочное сопротивление двумя последовательно включенными и соединенными обратной связью инверторами, то есть скрытой схемой-защелкой. При этом на каждом контакте при переходе в высокоомное состояние удерживается последний уровент сигнала. Эта мера гарантирует отсутствие каких-либо "плавающих сигналов" в шине. Некоторые компоненты получили также добавочные резервы маршрутизации, позволяющие еще больше повысить степень использования логики (МАСН111, МАСН211, МАСН231).

    Все изделия компании LATTICE/VANTIS на настоящий момент имеют 4-контактный JTAG-интерфейс и могут программироваться внутрисхемно. Такое программирование помогает пользователю еще быстрее добиться нужного результата, так как позволяет осуществить изменение проекта без дополнительного программируемого аппаратного обеспечения. Соответствующее математическое обеспечение для программирования LATTICE/VANTIS предоставляет бесплатно в базовой версии под названием ispDesignExpert. Она обеспечивает:

• возможность схематического ввода;
• возможность ввода данных с помощью Abel и Edif Netlist;
• поддержку всех матриц компании LATTICE/VANTIS;
• возможность функционального временного моделирования.

    Необходимо иметь в виду, что в базовой версии ispDesignExpert не поддерживается возможность компиляции и моделирования VHDL и Verilog.

    Семейство МАСН3/4 (рис. 3) включает компоненты, содержащие до 256 макроячеек и имеющие корпус с 208 выводами. При их создании особое внимание было уделено достижению масимальной гибкости при опять-таки постоянном времени прохождения сигнала. Это достигнуто за счет логического расширения архитектуры. Многоуровневая матрица переключения создает возможность 100% использования всех логических ячеек при одновременном сохранении заданной цоолевки. Это достигается рутем оптимального распределения ресурсов маршрутизации, без ущерба для постоянства времени прохождения сигнала через блоки.

Рис. 3. Блок-схема программируемого логического устройства семейства МАСН3/4

    Все компоненты МАСН3/4 оснащены интерфейсом, совместимым с JTAG-1149.1, который кроме внутрисхемного программирования позволяет проводить тестирование по стандарту граничного скантекста. Кроме того, все компоненты МАСН4 имеют, в дополнение к известной по МАСН2 макроячейке двойного регистра, еще и входной регистр, который может быть также отконфигурирован как схема-защелка. Каждый PAL-блок содержит тактовый генератор, который подключен к четырем внешним тактовым входам компонента. Наряду с чито синхронными тактами регистров, которые известны по серии МАСН1/2, здесь каждая макроячейка может быть отконфигурирована также и асинхронно, то есть в качестве тактового сигнала может быть использован выход терма произведения. В этом режиме для каждого регистра имеется инициирующий терм, который может быть включен на инициализацию (preset) и сброс (reset). Каждый логический распределитель содержит логический элемент "ИЛИ". Эта часть схемы позволяет эмулировать различные типы триггеров и упрощает арифметические операции, требующие использования многих термов произведения.

Рис. 4. Логический распределитель семейства МАСН3/4

    Как видно из схемы логического распределителя (рис. 4), здесь к одной макроячейке могут быть подведены до 20 конъюктивных термов. В этом случае 15 конъюктивных термов "занимаются" у соседей, которые однако не обязательно должны быть соседними контактами. Об этом заботится "выходная матрица переключения" (рис. 5). Таким образом, эта часть схемы гарантирует, что цоколевка не изменится и при часто необходимых изменениях логики. Если по причинам коммутации "принадлежащая" данному выходу макроячейка становится для него недоступной, эту задачу готовы принять на себя 7 других макроячеек. За счет этого достигается большая гибкость.

Рис. 5. Матрица переключения выхода программируемых логических устройств семейств МАСН3/4

    И сама макроячейка получила некоторое расширение возможностей. Так, каждая из них может работать в синхронном или асинхронном режиме. Тактовый генератор выдает необходимые для этого тактовые сигналы. Дополнительный "swap fuse" (перекидной предохранитель) гарантирует, что и низкоактивные выходы после сброса регистра будут поддерживать на выходе нужный уровень. Например, соответствующий уровень после включения (перезапуска), естественно, равен нулю.

    Все эти усовершенствования обеспечивают очень высокую гибкость при использовании семейства МАСН3/4 в схемном проектировании. Естественно, и здесь многие улучшения связаны с новой полупроводниковой технологией. В настоящее время, соответствующие компоненты имеют следующие особенности.

• выключение питания PAL-блока;
• "дружественная для шины" структура входов и входов/выходов;
• версии на 3,3 и 5 В;
• малое время задержки (до 3,5 нс).

    МАСН5 - пятое поколение программируемых логических устройств фирмы LATTICE/VANTIS - упрощает, усроряет и удешевляет создание сложных программируемых логических устройств. По сравнению с другими типами архитектуры, в диапазоне от 126 до 512 ячеек МАСН5 дает решающие преимущества по быстродействию, плотности, потребляемой мощности, функциональности и экономичности. Гибкость МАСН5 находит свое отражение, в частности, в многочисленных возможностях коммутации входов/выходов, различных вариантах корпуса и в широком спектре плотностей логических элементов. При этом можно выделить следующие особенности изделия.

    Семейство MACH5 включает 24 различных изделия шести различных классов сложности. Эти классы имеют от 128 до 512 макроячеек и базируются на одной и той же сегментарной структуре. При этом, в зависимости от числа сегментов, имеющих по 64 макроячейки, получаются изделия М5-128, М5-192, М5-256, М5-320, М5-384 и М5-512. Разработчики могут ожидать 100-% коэффициента использования макроячеек.

    Все 6 классов сложности предлагаются с различными комбинациями входов/выходов. Таким образом, пользователь всегда имеет в своем распоряжении лишь столько входов/выходов, сколько ему необходимо. При этом само собой разумеется, что компоненты MACH5 с одинаковым числом входов/выходов имеют также одинаковую цоколевку контактов. Это гарантирует пользователю простоту замены на следующий по размеру компонент путем его установки в тот же цоколь. При этом на выбор имеются в наличии 68, 104, 120, 160, 184, 192 и 256 входов/выходов в корпусах PQFP, TQFP и BGA на 100, 144, 160, 208, 240, 256 и 352 штырька.

    Программируемые логические устройства MACH5 имеют модификации со всеми значениями плотности и с задержками сигнала в 5,5, 7,5, 10, 12 и 15 нс в коммерческом диапазоне температур. Все компоненты, однако, могут использоваться и в индустриальном диапазоне температур от -25 до +85° С. При этом нужно только использовать следующее по порядку большее значение задержки, что показано соответствующей двойной маркировкой на чипе. Эти малые времена задержки являются результатом использования фирмой LATTICE/VANTIS специальной архитектуры и современных технологических процессов.

    В компонентах MACH5 можно оптимизировать скорость и потребление мощности. Каждый PAL-блок имеет 4 класса мощности, которым отвечают соответствующие уровни скорости. Так например, в компоненте на 7,5 нс потребляемую мощность можно уменьшить почти на 80%. В каждом сегменте с 4 PAL-блоками каждый PAL-блок может быть конфигурирован со своим собственным сочетанием скорости/потребляемой мощности.

    Первой большой инновацией в архитектуре MACH5 является иерархия (рис. 6). В отличие от архитектуры MACH1-4 с центральной коммутационной матрицей, в MACH5 содержатся логические сегменты, которые состоят из 4 одинаковых PAL-блоков и имеют свои собственные ресурсы маршрутизации. Отдельные сегменты, в свою очередь, связаны со своим собственным коммутационным уровнем. Эта структура позволяет добиться высокого уровня сложности при минимальных задержках и компактных размерах кремниевого чипа. Каждый PAL-блок, в свою очередь, имеет 16 макроячеек. В зависимости от испол- нения корпуса, отдельные макроячейки по-разному связаны с контактом входа/выхода, так что получается всего 24 варианта изделия. Из обозначения в каталоге однозначно видны различные комбинации.

Рис. 6. Пример иерархической сегментации компонентов МАСН5

    Так, например, М5-256/160 состоит из 256 макроячеек, из которых 160 выведены на контакты входа/выхода и размещены в корпусе PQFP на 208 контактов.

    Отсюда видно, какой огромной гибкостью располагает разработчик, если в момент предварительного проектирования он еще не знает точно, какое изделие ему нужно.

    Все компоненты MACH5 имеют 4 глобальных тактовых входа, которые синтезируются многорежимным управляемым тактовым генератором. Так, кроме генерации чисто синхронной тактовой частоты, возможна также асинхронная и бифазная синхронизация. Сам PAL-блок (рис. 7) тоже содержит некоторые новинки.

Рис. 7. Блок-схема блока ПМЛ компонента MACH5

    Логическая обратная связь: все 16 обратных связей от макроячеек одновременно с 16-ю входами/выходами могут быть заведены обратно в PAL-блок. Таким образом, даже при 512 макроячейках удается достигнуть времени прохождения сигнала 7,5 нс.

    Входной регистр: на каждый PAL-блок 2 входа могут подаваться непосредственно на макроячейки. Так формируется входной регистр с чрезвычайно быстрым временем настройки.

    Макроячейки: каждая макроячейка имеет в середине 4 терма произведения (кластер). Однако на одном-единственном пути через логический блок может быть собрано до 32 термов произведения. Эта особенность обуславливает очень заметный положительный эффект при арифметических операциях, а также в больших компараторах. При этом одновременно используется и логический распределитель, чтоюы сохранить заданную цоколевку. Он играет ту же роль, что и матрица переключения выходов в элементах МАСН3/4. Стоит также упомянуть логический вентиль "ИЛИ", элемент памяти в виде регистра/защелки и двойную обратную связь логики. Генератор ОЕ, как обыно, управляет буфером с тремя состояниями ячейки вход/выход, так же, как в МАСН1. Напртив, новинкой является контрольная шина, которая имеет 4 тактовых магистрали и 3 магистрали "Set/Reset".

    Контрольный генератор МАСН5 представляет собой заслуживающую внимания новинку в области сложных программируемых логических устройств, которая до сего времени не встречалась в других компонентах. Благодаря ему, каждый регистр может независимо генерировать из трех сигналов произвольную команду "Set" или "Reset". Поскольку такой контрольный генератор имеется в каждом PAL-блоке, то, например, в MS-256 можно получить 48 различных сочетаний "Set-Reset", а с помощь. тактового генератора - 64 различных тактовых сигнала.

    Тактовый генератор (рис. 8) имеет 4 конфигурируемых шины. С помощью 4-х тактовых входов каждого МАСН5 и 4- дополнительных конъюктивных термов на каждый блок ПМЛ здесь могут быть реализованы самые разнообразные комбинации: синхронные такты с "разрешением" или без такового, асинхронное переключение (синхронизация по терму произведения). В результате, перед семейством МАСН5 открываются небывалые возможности.

Рис. 8. Блок-схема тактового генератора МАСН5

    Уже упомянутая иерархическая структура оказывает, однако, влияние на задержки сигнала. Сигналы внутри ПМЛ имеют постоянное запаздывание. Сигналы в одном и том же сегменте, но в различных блоках ПМЛ медленнее на t_blk = 1,5 нс. Наконец, если сигнал проходит по сегментной шине, необходимо запланировать дополнительную задержку t_seg = 5 нс.

    Стоит еще упомянуть, что все компоненты доступны также в виде версий на 3 и 5 В. Вариант на 3 В выдерживает входные напряжения до 5,5 В, 5-В вариант ограничиваетверхний уровень выходного сигнала 3,3 В. Благодаря этим свойствам, оба семейства могут использоваться в олюбой схеме с напряжением 3 или 5 В, в том числе, и вперемешку. Поскольку устойчивость к изменениям входного напряжения сохраняется и при отклбчении напряжения питания, а компоненты МАСН5 в фазу включения и отключения являются гарантирванно высокоомными, платы, укомплектованные компонентами МАСН5, можно вставлять и под напряжением ("горячая замена"). Эта характеристика обычно необходима в приложениях, связанных с телекоммуникациями, где невозможно отключить всю систему на время замены дополнительного аппаратного оснащения.

E-mail: eande@miem.edu.ru