Программируемые аналоговые матрицы фирмы Lattice Semiconductor.К. Петросянц, А. Суворов, И. Харитонов
С 2000 года фирмой Lattice Semiconductor начат выпуск нового семейства программируемых аналоговых матриц (ПЛМ) (схем) ispPAC.
С их появлением разработчики аналоговых схем получили преимущества при разработке схем, доступных ранее только разработчикам цифровых схем на базе ПЛМ. Преимущества эти хорошо известны, это существенно меньшее время разработки при использовании программируемых матриц (по сравнению с заказными схемами или базовыми матричными кристаллами (БМК)); более простые методы разработки и гибкость при разработке.
Матрицы семейства ispPAC фирмы Lattice Semiconductor изготовлены по 1-мкм КМОП-технологии, что позволяет интегрировать на одном кристалле как логические, так и прецизионные аналоговые схемы. Миллионы ПЛМ уже были выпущены по данной технологии, что обеспечивает им необходимую стабильность.
К середине 2000 года имелось три представителя семейства ispPAC: ispPAC-10, ispPAC-20 и ispPAC-80. Они интегрируют до 60 активных и пассивных элементов, которые конфигурируются, моделируются и программируются с использованием пакета PAC-Designer.
Общая архитектура программируемых аналоговых схем
Программируемые аналоговые схемы семейства ispPAC включают в себя следующие элементы:
- схемы последовательного интерфейса, регистры и элементы EEPROM памяти, обеспечивающие конфигурирование матрицы;
- программируемые аналоговые ячейки (PACcells) и состоящие из них программируемые аналоговые блоки (PACblocks);
- программируемые элементы для межсоединения (ARP - Analog Routing Pool).
Элементами программируемых аналоговых ячеек являются усилители, интеграторы, компараторы и пр. с программируемыми особенностями и характеристиками.
Элементы программируемых аналоговых блоков - предопределённые комбинации программируемых аналоговых ячеек, упрощающие и ускоряющие процесс разработки.
Элементы для межсоединения коммутируют программируемые аналоговые блоки между собой, соединяя как входы блоков, так и выходы, и пропуская обратную связь через другие аналоговые блоки (это достаточно часто требуется при разработке различных фильтров).
Каждый внутренний путь информационного сигнала полностью дифференциальный, защищёный от других сигналов, что обеспечивает независимость качества передачи сигнала от его положения на кристалле. Это избавляет разработчика от головной боли по поводу взаимовлияния сигналов и их оптимального расположения.
Коммутаторы аналоговых сигналов на входах обеспечивают реальное подключение к взаимосоединителю (ARР), которое задаётся программным обеспечением PACDesigner при описании схемы. При этом все соединения, доступные на экране, реализуются на кристалле за счёт коммутаторов, формируемых при программировании матрицы.
Дополнительный бит безопасности защищает схему от несанкционированного копирования.
По сравнению с технологией 'переключаемых конденсаторов', ранее используемой некоторыми изготовителями ИС для программирования аналоговых атрибутов, технология Lattice основана на использовании схем с постоянными во времени характеристиками. Это улучшение существенно, освобождает от дополнительных обработок сигнала, необходимых в первом методе. Кроме того, схемы с 'переключаемыми конденсаторами' имеют худшие шумовые характеристики, что ограничивает их применение в качественных коммерческих системах.
Все аналоговые входы в матрицах являются полностью дифференциальными и имеют атрибуты, характерные для инструментальных усилителей. Выходы матриц также являются дифференциальными, что обеспечивает большую развязку и независимость от помех по питанию. Кроме того, дифференциальный выход обеспечивает большее отношение сигнал/шум по сравнению с обычным (одинарным) выходом. Например, уровень шума схем серии PAC-10 или PAC-20 составляет 40 нВ/ЦГц, что даёт динамический диапазон 103 дБ в диапазоне частот до 100 кГц. Дифференциальные сигналы, как известно, также уменьшают гармоники сигнала, поэтому схемы серии PAC имеют гармонические искажения (THD) -88 дБ в полном диапазоне.
Точность
Автоматическая калибровка смещения нуля, выполняемая при включении питания или по команде пользователя, обеспечивает смещение нуля менее 1 мВ (типичное значение - 200 мкВ), вне зависимости от конфигурации и коэффициента усиления. При коэффициенте усиления 10, сдвиг на входе будет 100 мкВ. Все сигнальные входы подключены к КМОП высокоимпедансным инструментальным усилителям, поэтому разработчик может не беспокоиться о величине нагрузки для источника сигнала, которым может быть даже слабый сигнал сенсора. Каждый усилитель обеспечивает коэффициент усиления от 0 до 20, меняющийся за 73 шага. Для схем серии ispPAC-10 с восемью усилителями суммарный коэффициент усиления может составлять от 0 до 160 000 за 2 000 000 шагов с точностью задания 1,5% (типичное значение). Температурный дрейф при этом составляет всего 20 ppm/0C.
Другая важная особенность PAC технологии состоит в интеграции конденсаторов вместе с выходными усилителями, что позволяет легко формировать интеграторы или фильтры. Каждый блок обеспечивает частотный диапазон от 10 до 100 кГц за 128 шагов. Значения частот задаются с точностью не хуже 3,5%, что может оказаться даже лучше, чем при использовании дискретных элементов.
Использование программируемых аналоговых схем
Предположим, что необходимо изготовить аналоговое устройство для обработки некоторых данных, то есть усиления, фильтрации и так далее. При создании фильтров традиционным способом необходимо помнить, что фильтры высоких порядков имеют тенденцию к нестабильности как за счёт допусков пассивных элементов, так и вследствие паразитного взаимовлияния, которое очень трудно выявить и устранить. Поэтому при таком проектировании необходимо тщательно выбирать компоненты и оптимизировать их расположение.
Программируемые операционные усилители и пассивные элементы несложно найти в соответствующих каталогах, но это требует дополнительных затрат времени. Кроме того, после изготовления платы необходим этап исправления ошибок, как допущенных при проектировании, так и возникших вследствие плохой трассировки и взаимовлияния элементов. В то время как разработчик, использующий программируемые аналоговые схемы, избавлен от необходимости рыться в каталогах элементов различные производителей, разбираться с правилами разводки и взаимовлияния сигналов. Используя PACdesigner, разработчик проектирует схему на экране, легко меняя параметры элементов, наблюдая результат и достигая более высокой степени интеграции.
Входные и выходные усилители, фильтры и преобразователи являются блоками высокого уровня, которые легко конфигурируются простым нажатием кнопки мыши. Достаточно сложные фильтры, такие как фильтр Чебышева 4-го порядка, реализуются практически мгновенно за счёт использования стандартных макрокоманд. После формирования необходимой схемы разработчик имеет возможность промоделировать её, получить необходимые характеристики сигналов (АЧХ, ФЧХ и так далее) и буквально одним нажатием мыши реализовать схему на кристалле.
Архитектура серий ispPAC
Cерия ispPAC10
Внутреннее устройство схем серии ispPAC10 представлено на рис. 1.
Схема включает 4 программируемых аналоговых блока (PACblocks) фильтрации/суммирования, состоящих из двух входных усилителей (IA) и одного выходного усилителя (OA).
Схема ispPAC10 содержит блоки: автокалибровки (Auto-Cal); эталонный источник напряжения (Reference); электрически стираемая память (E2 CMOS Memory), блок управления программированием матрицы (ISP Control).
Взаимосоединение блоков осуществляется с помощью программируемых элементов для межсоединения (Analog Routing Pool).
Серия ispPAC20
Внутреннее устройство схем серии ispPAC20 представлено на рис. 2.
Схема включает 2 блока (PACblocks) фильтрации/суммирования, аналогичных ispPAC10, 2 блока компаратора (Comparator PACcell) и блок ЦАП (DACcell).
Остальные блоки аналогичны ispPAC10.
Серия ispPAC80
Внутреннее устройство схем серии ispPAC80 представлено на рис. 3.
Схема предназначена для создания на её основе активного фильтра 5-го порядка с программируемыми характеристиками.
Схема ispPAC80 содержит входной и выходной усилители, собственно сам фильтр, а также блоки управления и соединения, аналогичные предыдущим сериям.
На рис. 4 приведены АЧХ фильтров, реализуемых на схемах серии ispPAC80
В табл. 1 приведены краткие характеристики схем серии ispPAC, а в табл. 2 - обозначения и типы корпусов этих схем и обозначение программного обеспечения для моделирования и программирования матриц серии ispPAC.
|
Диапазон частот для фильтра, кГц Полоса частот, кГц Линейность (суммарные гармонические искажения) Динамический диапазон, дБ Наличие компараторов Наличие ЦАП Напряжение питания, В Температурный диапазон Тип корпуса |
ispPAC10 4 фильтрация/суммирование 10 - 100 550 -88 дБ THD на 10 кГц > 100 - - +5 Индустриальный 28-выводной PDIP, 28-выводной SOIC |
ispPAC20 2 фильтрация/суммирование 10 - 100 550 -88 дБ THD на 10 кГц > 100 2 дифференциальных входа,< 5 мВ смещение нуля 8 бит +5 Индустриальный 44-выводной PLCC |
ispPAC80 1 фильтр пятого порядка 50 - 500 - -90 дБ THD на 10 кГц > 90 - - +5 Индустриальный 16-выводной PDIP, 16-выводной SOIC |
Программное и аппаратное обеспечение фирмы Lattice Semiconductor для работы с ПЛМ
Для работы с программируемыми аналоговыми матрицами серии ispPAC фирма Lattice Semiconductor предоставляет программное обеспечение PACDesigner, специальные платы для подключения матриц и ISP кабель для подключения платы к персональному компьютеру (табл. 2).
|
Наименование продукта |
Обозначение |
Описание |
|
ispPAC схемы |
ispPAC10-01PI ispPAC10-01SI ispPAC20-01JI ispPAC80-01PI ispPAC80-01S |
схема серии ispPAC10 в 28-выводном DIP корпусе схема серии ispPAC10 в 28-выводном SOIC корпусе схема серии ispPAC20 в 44-выводном PLCC корпусе схема серии ispPAC80 в 28-выводном PDIP корпусе схема серии ispPAC10 в 28-выводном SOIC корпус |
|
ispPAC System Design Kit (ср-ва проект. схем серии ispPAC) |
PAC-System10 PAC-System20 PAC-System80 |
полный набор средств для проектирования схем серии ispPAC10 полный набор средств для проектирования схем серии ispPAC20 полный набор средств для проектирования схем серии ispPAC80 |
Программное обеспечение имеет библиотеку стандартных схем для реализации часто используемых фильтров, усилителей, сумматоров и так далее. Оно позволяет анализировать АЧХ, ФЧХ и другие характеристики реализуемой схемы. После проверки корректности работы схемы (по результатам моделирования) PACDesigner обеспечивает программирование матрицы по ISP-кабелю, соединяющему компьютер и плату со вставленной в неё матрицей.
Поставки продукции фирмы Lattice Semiconductor в Россию осуществляет фирма 'Макро Тим' (Москва), тел. 306-0026, 306-4721, 306-4789, факс 306-0283, e-mail: sales@sei-macro.msk.ru.
Литература
1. Hans W Klein, 19Programmable Analogue - the new generation. Electronic Engineering, July, 2000, pp. 19-21.
2. Официальный сайт Lattice: http://www.latticesemi.com.
|
Michealtaw пишет... https://clck.ru/FFdCq - Набор для выращивания грибов
09/03/2019 16:33:43 |
|
JamesNem пишет... https://clck.ru/FQ2Hj>Выберите Халат детский Сеаскег с доставкой по всей России в разделе Халаты теплые
31/03/2019 21:47:23 |
| Ваш комментарий к статье | ||||
