Т. Солохина, Я. Петричкович, А. Глушков, А. Беляев, Ю. Грибов, В. Никольский, В. Силин, М. Алексеев, Ю. Александров

Время кентавров: Микросхемы серии Мультикор-11xx (MC-11xx) для встраиваемых и мобильных применений

"Кентавры - дикие существа, полулюди-полукони, обитатели гор и лесных чащ, отличаются буйным нравом и невоздержанностью, однако никогда никому не причиняют вреда сознательно". По мнению Я. Петричковича, Главного конструктора проекта, идея двухпроцессорных Мультикоров такова. RISC-ядро - это интеллектуальная (человеческая) голова Кентавра. Она (голова) управляет вычислительным процессом, который реализует чип Мультикор. DSP-ядро в чипе - это лошадиные ноги кентавра. Это то, что нес╦т на себе смысловую нагрузку ускорителя-акселератора (для головы или RISC-ядра), позволяя Кентавру быстро бегать. В результате такой комбинации (RISC-ядро + DSP-ядро) получается этакое суперсущество, умеющее одновременно и интеллектуально мыслить и быстро бегать.

Таблица 1. Сравнение DSP-ядра (ELCORE-11) и DSP-ядра семейства TMS320C54x, использованного в новой двухпроцессорной микросхеме TMS320C5471 (TI)

Микросхемы серии Мультикор-11xx (MC-11xx) относятся к новому классу приборов - цифровых сигнальных контроллеров или DSC (Digital Signal Controller), которые объединяют в одном кристалле RISC-ядро и цифровой процессор обработки сигналов (DSP-ядро). Микросхемы серии МС-11 разрабатываются на базе процессорных ядер платформы проектирования "МУЛЬТИКОР" или "MULTICOR-E"^TM.

Платформа "МУЛЬТИКОР" разработана в ГУП НПЦ ЭЛВИС и предназначена для проектирования широкого спектра сверхбольших интегральных микросхем (СБИС) для коммерческих, военных и космических применений, которые различаются по вычислительной мощности, стоимости и функциональным возможностям.

Платформа "МУЛЬТИКОР" по современной терминологии относится к классу ASPPs (Application Specific Prog-ram-mable Platforms) и представляет набор мощных современных аппаратно-программных средств проектирования СБИС и систем на их основе. Эти средства объединены общим маршрутом проектирования (6-9 месяцев), который обеспечивает сквозную верификацию разрабатываемых СБИС с использованием IP-ядер (IP-cores) из базы системы проектирования.

Для эффективной разработки приложений на базе платформы "МУЛЬТИКОР" разработано мощное инструментальное программное обеспечение (ПО), не уступающее по функциональным возможностям зарубежным аналогам (под операционные системы Windows и Linux).

Микросхемы серии МС-11 содержат стандартное RISC-ядро (RISCore-11^TM) с системой команд MIPS 1 ISA® и оригинальное, масштабируемое и программируемое ядро цифрового сигнального процессора - DSP-ядро (DSP - Digital Signal Processing) ELCORE^TM (ELVEESs CORE).

В состав микросхем МС-11 включена минимальная конфигурация DSP-ядра - "ELCORE-11", имеющая 16-разрядную гарвардскую SISD-архитектуру (Single Instructions Single Data - один поток команд и один поток данных). По общей классификации СБИС, разрабатываемых на базе платформы "МУЛЬТИКОР", СБИС серии МС-11 относятся к сигнальным контроллерам мини-конфигурации.

Микросхема МС-11Т спроектирована на основе 0,54-мкм (3 металла) библиотеки российского изготовителя (ОАО "Ангстрем") и запущена в изготовление в конце II квартала 2002 года. Библиотеки макроблоков и в целом топология СБИС разработаны в ЗАО НЦ "Ангстрем-СБИС".

Микросхема МС-11Т имеет интеграцию около 2 млн. вентилей и размеры кристалла 10,1x10,1 мм (рис. 1). Опытные образцы ожидаются в IV квартале 2002 г.

Рисунок 1. Топология сигнального контроллера MC-11T

СБИС МС-11T может использоваться одинаково успешно для нескольких направлений применений, обеспечивая оптимальные показатели по весогабаритным параметрам и энергопотреблению:

• экономичных 16/32-разрядных микроконтроллеров для встраиваемых и мобильных применений;
• связных процессоров (однокристальных цифровых модемов) для мобильных и фиксированных применений;
• цифровых процессорных ядер для GPS/GLONASS при╦мников;
• цифровых процессорных ядер для программируемых аудиокодеров/декодеров нового поколения при объединении с аналоговыми ядрами ЦАП и так далее;
• цифровых ядер для микросхем цифрового телевидения и так далее;
• интеллектуальных терминалов доступа в Интернет, системы спутникового Интернета;
• интеллектуальных проводных и беспроводных охранных систем аудио- и видеонаблюдения;
• мультимедийных систем (игр, проигрывателей и так далее).

МС-11T сможет замещать ряд 16/32-разрядных серий приборов зарубежного производства, таких как микроконтроллеры / связные процессоры мировых лидеров TMS320 C54xx (TI), в частности, TMS 320C5471, DSP566хх/568xx, StarCore 110 (Motorola), микроконтроллеры для различных встраиваемых применений, для управления моторами ADSP218x/219x (Analog Device) и так далее.

Структура микросхемы МС-11 приведена на рис. 2. Микросхема включает:

• процессорное RISC-ядро (RISC-core, RISCore-11);
• процессорное ЦПОС-ядро (DSP-core) с архитектурой SISD (Single Instruction Single Data) с возможностью обработки данных в форматах фиксированной и (программно) плавающей точки;
• ядро 8-канального контроллера DMA (Direct Memory Access);
• внутреннюю память:
  • ОЗУ RISC-ядра объ╦мом не менее 8 Кбайт (MEM);
  • КЭШ инструкций RISC-ядра (ICACHE)объ╦мом не менее 2 Кбайт;
  • ОЗУ данных ЦПОС-ядра объ╦мом не менее 4 Кбайт;
  • ОЗУ программ ЦПОС-ядра объ╦мом не менее 8 Кбайт;
• внешние интерфейсы:
  • 32-разрядный порт памяти MPORT(Memory Port);
  • средства отладки программ с интерфейсом JTAG OnCD (On Chip Debugger);
  • UART;
  • 2 последовательных порта (совместимых с портами SPORTS, ADI);
• ядро контроллера прерывания (INTctr - Interrupt controller);
• ядро 32-разрядного таймера (TIMER);
• ядро фазовой автоподстройки частоты (PLL).

Рисунок 2. Структура МС-11T

Рисунок 3. Корпус микросхемы MC-11T

RISC-ядро является ведущим в двухпроцессорной конфигурации и выполняет основную программу. Для RISC-ядра обеспечен доступ к следующим ресурсам DSP-ядра (DSP-core), являющегося ведомым по отношению к RISC-ядру: обмен данными RISC-ядра с ресурсами ЦПОС-ядра выполняется по командам LOAD, STORE. Память DSP-ядра и его регистры для RISC-ядра 32-разрядные (словные), то есть состояние двух младших разрядов адреса игнорируется.

RISC-ядро управляет работой ЦПОС-ядра посредством передачи ему задания (макрокоманды) с последующим запуском ЦПОС-ядра (перевод из режима STOP в режим RUN). С другой стороны, DSP-ядро формирует следующие прерывания в RISC-ядро:

• программное;
• по переполнению стека;
• при выполнении команды STOP;
• при достижении адреса останова при исполнении программы до адреса останова или завершении требуемого числа шагов при пошаговом исполнении программы.

DSP-ядро также обеспечивает вычисления в формате с плавающей точкой (врезка) высокой точности (32E16 или 16E16) c производительностью до 20 MFLOPs (для смеси умножений и сложений/вычитаний).

Назначение выводов МС-11T приведено в табл. 3-7.

Таблица 2. Основные технические характеристики сигнального микроконтроллера Мультикор-11T

Таблица 3. Назначение выводов порта внешней памяти

Таблица 4. Назначение выводов управления

Таблица 5. Назначение выводов портов обмена последовательным кодом (SPORTS)я

Таблица 6. Назначение выводов UART

Таблица 7. Назначение выводов электропитания

Таблица 8. Перспективные технологии проектирования и изготовления микросхем серии МС-11

*) Опытные образцы - IV квартал 2002 года.
**) Планируется получить опытные образцы в 2003 году при обеспечении финансирования.

Таблица 9. Частота синхронизации и пиковые производительности для микросхем серии МС-11xx при нормальных условиях эксплуатации и в диапазоне температур от √60 до +125оС и при изменении напряжения питания 10%*

*) Представленные значения параметров носят предварительный характер и могут быть уточнены в ходе выполнения ОКР с уч╦том возможностей технологического процесса их изготовления на отечественном или зарубежном микроэлектронном производстве.

Таблица 10. Сравнительные характеристики Мультикор-11 и TMS320VC5470

Программное обеспечение для микросхем платформы МУЛЬТИКОР

Параллельно, не дожидаясь появления кристалла и, учитывая большой интерес, который проявлен к нашей разработке со стороны потенциальных отечественных потребителей, ЭЛВИС разрабатывает первую версию базового программного обеспечения платформы МУЛЬТИКОР, которую мы сможем предоставить пользователям в IV квартале этого года.

На базе разработанного RISC-ядра MIPS1 архитектуры для СБИС СМК под WINDOWS и LINUX созда╦тся ПО, которое включает интегрированную среду программирования, несколько аппаратно-программных отладчиков, прикладные библиотеки.

Инструментальное ПО будет включать ассемблерные средства программирования обоих ядер и Cи-компилятор СБИС, программный симулятор кристалла MC-11xx (включая симуляторы всех ядер и устройств ввода/вывода, а также кристалла в целом), базовый пакет прикладных программ, а также аппаратно-программный отладчик на базе XILINX FPGA прототипа СБИС МС-11 (IV квартал 2002 г.).

Для микросхем Мультикор разработана интегрированная среда проектирования программного обеспечения (MCS - MULTICORE Studio), которая должна обеспечивать полный цикл разработки и отладки программ и функционировать под LINUX и MS Windows. Данное ПО проходит в настоящий момент стадию тестирования.

Интегрированная среда проектирования MCS включает:

• среду разработки программ RISC- и ЦПОС-ядер;
• среду отладки программ в исходных текстах, исполняемых на программном симуляторе или на макетной плате, или отладчик для работы с целевым устройством через JTAG;
• средства программного моделирования;
• интегрированную среду проектирования, представляющую пользователю доступ ко всем инструментам из одного интерфейса.

Среда разработки программ для RISC-ядра включает:

• компилятор с языка Си с препроцессором;
• ассемблер с препроцессором;
• дизассемблер;
• линковщик;
• библиотекарь;
• утилиты подготовки исполняемого кода.

Среда разработки программ для ЦПОС-ядра включает:

• ассемблер с препроцессором;
• дизассемблер;
• линковщик;
• библиотекарь;
• утилиты подготовки исполняемого кода.

Работа над программным симулятором MIPS-ядра, входящего в состав кристаллов (а также аппаратно-программного отладчика на базе FPGA-прототипа), будет завершена в IV квартале 2002 г. Это позволит пользователям начать отладку их алгоритмов на Си, не дожидаясь появления кристалла, так как симулятор MIPS-ядра обеспечит выполнение всех алгоритмов совершенно идентично тому, как они будут выполняться и на RISC-ядре СБИС МС-11xx.

С другой стороны, используя ассемблерные средства программирования DSP-ядра, можно оценить все критические места Ваших алгоритмов, представленные на языке ассемблера DSP-ядра, используя как программный симулятор ядра акселератора, так и FPGA аппаратно-программные отладчики DSP-ядра и СБИС в целом.

Перспективные модули и микросборки на базе микросхем платформы МУЛЬТИКОР

ЭЛВИС приступил к проектированию ряда процессорных модулей обработки в стандарте PC-104Plus на базе микросхем платформы МУЛЬТИКОР, которые, как предполагается, сначала будут реализованы на базе VIRTEX прототипа СБИС МС-01 (IV квартал 2002 года), а затем и изготовленного кристалла (I√II квартал 2003 г.). Модули предназначены как для работы в составе аппаратно-программного отладчика инструментального и прикладного ПО (в конструктивном исполнении PC), так и в стандарте PC-104Plus.

Рассматриваются также перспективные варианты поставки микросхемы МС-11T в составе микросборочной конструкции с высокой плотностью упаковки бескорпусных микросхем (HDP-технология, аналогичная используемой фирмой Боинг) и со встроенной в составе корпуса внешней памятью SDRAM плюс ИМС FLASH.

Рассматриваются также перспективные конструкции для удвоенной и квадро-конфигурации микросхемы МС-11T, объединяющие в одном корпусе две√четыре микросхемы МС-11T.

На рис. 4 привед╦н внешний вид (без крышки) микромодуля mMC-11T на базе микросхемы МС-11Т.

Рисунок 4. Плата микромодуля mMC-11T

Микромодуль mMC-11T содержит микросхему MC-11T, SDRAM 64 Мбайт и FLASH 8 Мбайт. Он размещается в корпусе размером 40x60 мм. Предполагается, что на одной двухсторонней плате PC-104Plus может быть установлено до четыр╦х таких модулей.

Состояние проекта МУЛЬТИКОР

Опытные образцы микросхем МС-11Т ожидаются в IV квартале 2002 года.

В настоящее время завершается разработка RTL-модели микросхемы с плавающей точкой (МС-02B). Данная микросхема при реализации по технологии 0,25-мкм обеспечит пиковую производительность не менее 2 млрд. операций с плавающей точкой, что соответствует уровню лучших мировых СБИС.

В серии микроконтроллеров мини-конфигурации MC-12xx также завершается проектирование первых образцов ИМС МС-12A (Ангстрем, 0,52-мкм) и МС-12B (TSMC, 0,25-мкм).

Приборы данной серии будут отличаться от ИМС серии MC-11xx, во-первых, новым RISC-ядром (RISCore-01, совместимым по программному обеспечению c MIPS32), во-вторых, новым DSP-ядром (с плавающей точкой в стандарте IEEE754√ELCORE√2) и, наконец, в-третьих, добавленными SHARC-совместимыми (ADI) байтными линками.

Запуск в изготовление опытных тестовых образцов СБИС МУЛЬТИ-КОР-01/02 миди-конфигурации по технологии 0,52 мкм (0,35 или 0,25 мкм) при наличии инвестиций может быть выполнен на ОАО "Ангстрем" или на TSMC в 2003 г. по результатам измерений микросхемы МС-11Т.

Созда╦тся библиотека ядер для мультимедийно-коммуникационного процессора "МУЛЬТИКОМ" для мобильных применений на базе миди-конфигурации СБИС-платформы МУЛЬТИКОР (MCom-xx), разрабатываемого по заказу РАСУ в рамках Федеральной программы "Национальная технологическая база" (раздел "Микроэлектронные технологии").

Исследуется возможность создания на базе платформы МУЛЬТИКОР СБИС графического процессора 3D и процессора для цифрового мультимедийного телевизора.

В настоящее время ЗАО НЦ "Ангстрем-СБИС" выполняет проектирование топологии всех заказных блоков, а ЭЛВИС выполняет схемотехническое проектирование, используя масштабируемые библиотеки.

К концу года планируется также получение первой версии инструментального программного обеспечения для СБИС на базе платформы "МУЛЬТИКОР". Она будет включать: программный Симулятор СБИС Мультикор-01 под Win98/2K и Linux, Си-компилятор для MIPS RISC-ядра, ассемблерные средства программирования DSP-ядра "ЭЛКОР-1", базовую прикладную библиотеку для DSP-ядра и МС-11/01, планируется разработка аппаратно-программного отладчика СБИС на базе его FPGA-прототипа и микросборочных конструкций.

Базовая рабочая версия инструментального программного обеспечения будет разработана в 2003 году.

Разрабатываются модули и микросборочные конструкции на базе СБИС серии МУЛЬТИКОР.