В основе рассматриваемого способа улучшения КПД импульсного источника питания лежит зависимость основных характеристик МОП-транзистора от напряжения управления затвором. Повышение этого напряжения приводит к снижению сопротивления открытого канала (R_DS(on)), что очень важно для низковольтных, сильноточных стабилизаторов напряжения, а также для управления синхронными выпрямителями, которые используются во многих изолированных, сильноточных источниках питания. Применительно к понижающим преобразователям с синхронным выпрямлением снижение R_DS(on) очень важно, т.к. весомую часть от общих потерь мощности составляют именно потери проводимости в канале МОП-транзистора. Однако повышение напряжения управления затвором приводит к переносу дополнительного заряда в переход затвор-исток МОП-транзистора, что отражается на увеличении потерь во время переключения транзистора, т.к. затягивается процесс открытия и закрытия канала. Этому негативному влиянию подвержен коммутатор преобразователя напряжения. Таким образом, для увеличения эффективности на затворы МОП-транзисторов нужно подавать такие напряжения, чтобы вызванные увеличением заряда затвора потери на коммутацию были меньше сэкономленных вследствие снижения R_DS(on) потерь мощности. К примеру, экономия рассеиваемой мощности МОП-транзистора в 1 Вт будет ощутима, если прирост рассеиваемой мощности у коммутатора составит, например, 0,5 Вт.

На рисунке 1 представлена схема типичного импульсного понижающего преобразователя с синхронным выпрямлением. В ней для коммутации используется МОП-транзистор VT1, а для синхронного выпрямления - VT2.

Рис. 1. Импульсный понижающий преобразователь с синхронным выпрямлением (слева) и схема замещения драйверного каскада и МОП-транзистора (справа) 

Поиск условий достижения максимального КПД преобразования может осуществляться по двум сценариям:

1) для управления затворами МОП-транзисторов используется одно напряжение;

2) для управления затворами МОП-транзисторов используются два разных напряжения.

Использовать второй сценарий рекомендуется только в случае, если расчеты показывают ощутимый прирост КПД преобразования относительно первого сценария, т.к. реализация раздельного питания требует дополнительных затрат времени на поиск компонентов для драйверного каскада, который допускал бы возможность раздельного питания драйверов верхнего и нижнего уровней, и разводку печатной платы.

Оценить эффект от изменения напряжения управления затворами можно с помощью методики, представленной в таблице 1.

Исходные данные к расчету
1. Параметры преобразователя VIN - входное напряжение VOUT - выходное напряжение IOUT - выходной ток D - коэффициент заполнения импульсов ШИМ-сигнала FSW - частота преобразования 2. Параметры МОП-транзисторов VGS - напряжение управления МОП-транзистором (напряжение затвор-исток) VTH - пороговое напряжение МОП-транзистора RG - сопротивление затвора RGI - входное сопротивление МОП-транзистора RDS(on) - сопротивление открытого канала МОП-транзистора COSS - выходная емкость	QG - общий заряд затвора tBDR+tBDF - общее время проводимости встроенного диода при переключении МОП-транзистора QRR - необходимый для обратного восстановления встроенного диода заряд VF - прямое падение напряжения на встроенном диоде МОП-транзистора 3. Параметры драйвера IG -ток управления затвором RG(SINK) (RG(SOURCE)) - эквивалентное сопротивление драйвера в цепи разряда (заряда) затвора 4. Прочее LLUMP - суммарная паразитная индуктивность между драйвером и затвором МОП-транзистора
1. Расчет потерь в МОП-транзисторе коммутатора
1. Потери проводимости 2. Потери коммутации где	3. Потери на выходной емкости 4. Общие потери
2. Расчет потерь в драйвере верхнего уровня
3. Расчет потерь в МОП-транзисторе синхронного выпрямителя
1. Потери на встроенном диоде 2. Потери проводимости 3. Потери на обратное восстановление	4. Потери коммутации 5. Потери на выходной емкости 6. Общие потери
4. Расчет потерь в драйвере нижнего уровня
5. Общая рассеиваемая мощность
6. Влияние изменения напряжения управления затвором на КПД преобразования

Данная методика полагается на схему замещения драйверного каскада и МОП-транзистора, представленной на рисунке 1. Для простоты на схеме показаны только драйвер нижнего уровня и МОП-транзистор синхронного выпрямителя. Прежде чем вычислить изменение КПД преобразования по п.6 необходимо выполнить расчеты по пп.1-5 для разных напряжений управления затвором (V_GS). Кроме того, для каждого из значений V_GS с помощью графиков, которые приводятся в документации на МОП-транзистор, необходимо определить значения R_DS(on) и Q_G. Пример таких графиков представлен на рисунке 2.

Рис. 2. Пример зависимостей RDS(on) и QG от VGS МОП-транзистора

По данным [1] у преобразователя с входным напряжением 5 В, выходным напряжением 1,8 В, частотой преобразования 200 кГц и выходным током 20 А изменение напряжения управления затвором с 5 до 9 В позволяет улучшить КПД на 1,65%.

Представленная методика также может использоваться для оценки влияния частоты преобразования, типа используемого МОП-транзистора и прочих параметров преобразователя на его КПД. Существенно упростить процедуру расчета можно за счет использования таких программ, как Excel или MathCAD.

В схемотехническом плане возможность реализации рассматриваемой идеи улучшения КПД преобразования зависит от доступности у ИС-драйвера МОП-транзисторов или ШИМ-контроллера отдельных выводов питания выходных каскадов драйверов верхнего и нижнего уровней. Из экономических соображений в верхнем уровне общепринято использовать МОП-транзистор той же структуры, что и в нижнем уровне, т.е. n-канальный. Для управления n-канальным транзистором в верхнем уровне потенциал на затворе должен отличаться от потенциала истока на величину, равную требуемому напряжению управления затвором. Для этого драйвер дополняется внешними диодом и конденсатором, выполняющими преобразование исходного напряжения с фиксированным потенциалом в напряжение с плавающим потенциалом. Пример такой схемы показан на рисунке 3, а [2]. Таким образом, для задания напряжения управления затвором верхнего МОП-транзистора необходимо отключить анод диода от выхода встроенного в UCC27222 стабилизатора напряжения 6,5 В (вывод VLO) и подать на освободившийся вывод анода требуемое напряжение. Питание драйвера нижнего уровня поступает через отдельный вывод PVLO (в типовой схеме включения соединен с VLO), поэтому, подача на этот вывод требуемого напряжения управления позволяет достичь искомой цели. Необходимые схемные изменения для случаев питания затвором одним общим напряжением и двумя разными напряжениями отражены на рисунке 3, б и рисунке 3, в, соответственно.

Рис. 3. Преобразование схемы включения драйвера UCC27222 (а) для управления затворами одним общим напряжением (б) и двумя разными напряжениями (в)

Данные схемные изменения могут быть проделаны и в импульсных преобразователях, выполненных по другим топологиям. Например, у драйверов из нового семейства UCD7K, ориентированных на применения с цифровым управлением преобразованием, питание драйверов нижнего уровня, также как и в случае UCC27222, осуществляется через отдельный вывод. Например, драйвер UCD7201 [3], предназначенный для построения двухтактных изолированных преобразователей, имеет отдельный вывод PVDD, который в типовом применении (рис. 4) связан с выводом питания логической части драйвера VDD через фильтр нижних частот (ФНЧ). Таким образом, добиться управления затвором, требуемым напряжением, можно либо путем замены ФНЧ на линейный стабилизатор напряжения, либо путем соответствующего расчета количества витков обмотки смещения. Помимо драйвера UCD7201, в состав семейства UCD7K входят еще два представителя: UCD7100 (предназначен для построения однотактных изолированных преобразователей с цифровым управлением) и UCD7230 (контроллер импульсного понижающего стабилизатора напряжения с синхронным выпрямлением).

Рис. 4. Типовая схема включения драйвера UCD7201 в составе двухтактного изолированного преобразователя

Таким образом, одним из способов улучшения КПД преобразования является поиск оптимального для заданных условий напряжения (напряжений) управления затворами МОП-транзисторов. Если вспомнить историю развития преобразователей с синхронными выпрямителями, которые стали более экономичной альтернативной диодам Шоттки и со временем дополнялись интеллектуальной логикой управления, позволявшей свести до минимума потери на фазе выпрямления, то можно с высокой вероятностью предположить, что в скором будущем появятся высокоинтегрированные ИС импульсных стабилизаторов напряжения/драйверов со встроенной логикой адаптивного управления напряжениями на затворах. А сейчас, если вопрос улучшения КПД преобразования стоит очень остро, ничего не остается, кроме как самостоятельно принимать решение о целесообразности изменения напряжения управления затворами и реализовывать допускающие такие изменения схемные решения.

Список литературы

1. Mappus, Steve «Optimizing MOSFET Characteristics by Adjusting Gate Drive Amplitude» //Application Report, Texas Instruments, Lit. num. SLUA341, 2005

2. Varying UCC27221 and UCC27222 Gate Drive Voltage by Overriding the VLO Regulator//Application Report, Texas Instruments, Lit. num. SLUA292, 2003

3. UCD7201: Digital Control Compatible Dual Low-Side ±4 Amp MOSFET Drivers with Programmable Common Current Sense//DataSheet, Texas Instruments, Lit. num. SLUS645C, 2007.

Получение технической информации, заказ образцов, поставка -
e-mail: analog.vesti@compel.ru